Diferencias

Muestra las diferencias entre dos versiones de la página.

--- iot:esp:esp8266 [2025/11/28 12:08] – [General Purpose IO (GPIO)] rab
+++ iot:esp:esp8266 [2025/11/28 12:28] (actual) – editor externo 127.0.0.1
@@ Línea 1: / Línea 1: @@
-#NodeMCU-V2 ESP8266, Soporte completo a WiFi
+===== ESP8266, Soporte completo a WiFi =====
 {{ :iot:esp8266.jpg?380 | ESP8266 }}
 El chip **ESP8266EX** ofrece una solución completa y autónomo para las redes Wi-Fi; que se puede utilizar para alojar la aplicación o para soporta de funciones de red Wi-Fi desde otros procesos de aplicaciones.
@@ Línea 52: / Línea 52: @@
-## Tecnología de muy Bajo Consumo
+==== Tecnología de muy Bajo Consumo ====
 El ESP8266 ha sido diseñado para mobiles, para electrónica de uso en aplicaciones de IoT, con el propósito de lograr el menor consumo de energía con una combinación de varias técnicas propias. La arquitectura de ahorro de energía opera principalmente en 3 modos: el modo **activo**, modo de **reposo** y el modo de **sueño profundo**.
@@ Línea 63: / Línea 63: @@
 Con el fin de satisfacer la demanda de energía de los dispositivos móbiles y electrónicos portátiles, el ESP8266EX puede reducir la salida de potencia del PA( Amplificador de Potencia) para adaptarse a varios perfiles de aplicaciones, mediante la negociación del consumo de energía cuando se está fuera de rango.
-##Integración con Componentes Externos
+==== Integración con Componentes Externos ====
 Mediante la integración de los componentes más costosos tales como la unidad de administración de energía, switch TR, balun RF, PA de alta potencia capaz de suministrar +25dBm (pico), ESP8266EX asegura que el costo de la lista de materiales es el más bajo posible, y de fácil de integración en cualquier sistema.
@@ Línea 83: / Línea 83: @@
-##Especificaciones
+=== Especificaciones ===
 El siguiente consumo de corriente, se basa en una alimentación de 3.3Vdc a 25ºC, utilizando reguladores internos. Las mediciones se hacen en el puerto de antena sin el filtro SAW. Todas las mediciones del transmisor se basan en el ciclo de trabajo sobre el 90%, en modo de transmisión continua.
@@ Línea 101: / Línea 101: @@
 | Apagado Total | 1 | uA |
-##Sensibilidad del Receptor
+=== Sensibilidad del Receptor ===
 Las mediciones siguientes fueron realizadas a temperatura ambiente y con una alimentación de 3,3Vdc y de 1,1Vdc.
@@ Línea 126: / Línea 126: @@
-##CPU
+==== CPU ====
 Este chip incorpora un Micro de 32 bits de bajo consumo, con un modo de uso de 16 bits. La CPU puede ser interconectada usando:
-* Interface **iBUS** de código para RAM/ROM que va al controlador de memoria, que puede ser usado para accesar la memoria flash externa.
+  * Interface **iBUS** de código para RAM/ROM que va al controlador de memoria, que puede ser usado para accesar la memoria flash externa.
-* Interface de memoria de datos **dBUS** que tambien va al controlador de memoria.
+  * Interface de memoria de datos **dBUS** que tambien va al controlador de memoria.
-* Interface **AHB**, para acceso a los registros.
+  * Interface **AHB**, para acceso a los registros.
-* Interface de **JTAG** para depuración.
+  * Interface de **JTAG** para depuración.
-##Controlador de Memoria
+==== Controlador de Memoria ====
 El controlador de memoria, contiene la ROM y la SRAM. Este es accesado por la CPU , usando las interfaces de **iBUS**, **dBUS** y **AHB**. Cualquiera de estas interfaces puede requerir acceso a los módulos de la ROM o RAM, y el controlador de memoria administra el servicio a estas 3 interfaces, el primero que entra, el primero que se atiende.
-###AHB y el Bloque AHB
+==== AHB y el Bloque AHB ====
 El bloque **AHB** realiza la función de un árbitro, controla la interfaz **AHB** desde la MAC, SDIO (host) y CPU. Dependiendo de la dirección, las solicitudes de datos **AHB** pueden entrar en uno de los dos esclavos:
-* Bloque **APB**
+  * Bloque **APB**
-* Controlador **Flash** (usualmente por aplicaciones standalone o independientes).
+  * Controlador **Flash** (usualmente por aplicaciones standalone o independientes).
 Los requerimientos de datos para el controlador de memoria son generalmente requerimientos de alta velocidad, y los requerimientos para el bloque **APB** son generalmente acceso a los registros.
@@ Línea 147: / Línea 147: @@
 El bloque de **APB** actúa como un decodificador. Está destinado solamente para el acceso a los registros programables dentro de los bloques principales del **ESP8266**. Dependiendo de la dirección, la solicitud del bloque **APB** puede ir a la radio, SI/SPI, SDIO (host), GPIO, UART, Reloj de Tiempo Real (RTC), MAC o de banda base digital.
-##Interfaces
+==== Interfaces ====
 El **ESP8266EX** contiene varias interfaces análogas y digitales que se describen en las siguientes secciones:
-###Master Control SI/SPI (Opcional)
+==== Master Control SI/SPI (Opcional) ====
 El Master Serial Interface **SI** puede operar en Dos, Tres o Cuatro cables en configuración BUS para controlar EEPROM o otros dispositivos I2C/SPI. Multiples dispositivos I2C con diferentes direcciones son soportados en el bus compartido de 2 cables.
@@ Línea 163: / Línea 163: @@
 Ambos, el Master SPI y Esclavo SPI, son soportados con el último utilizado como interfaz de host.
-**SPI_EN0**: es usada como una señal de habilitación para una memoria flash serial externa para la descarga de código de parche (patch code) y/o MIB-Data para la banda base en una aplicación embebida. En una aplicación base de computador o host, tanto el código de parche y MIB-Data pueden ser bajados alternativamente a través de la interfaz de host. Este pin es Activo Bajo y debe dejarse abierta si no es usado.
+  * **SPI_EN0**: es usada como una señal de habilitación para una memoria flash serial externa para la descarga de código de parche (patch code) y/o MIB-Data para la banda base en una aplicación embebida. En una aplicación base de computador o host, tanto el código de parche y MIB-Data pueden ser bajados alternativamente a través de la interfaz de host. Este pin es Activo Bajo y debe dejarse abierta si no es usado.
-**SPI_EN1**: Se utiliza usualmente para una aplicación de usuario, por ejemplo para controlar un decoder externo de audio o un sensor ADC en una aplicación embebida. Este pin es Activo bajo y debe quedar abierto si no se usa.
+  * **SPI_EN1**: Se utiliza usualmente para una aplicación de usuario, por ejemplo para controlar un decoder externo de audio o un sensor ADC en una aplicación embebida. Este pin es Activo bajo y debe quedar abierto si no se usa.
-**SPI_EN2**: Usualmente usado para controlar una EEPROM para almacenar datos, como información MIB, MAC address, datos de calibración o para uso general. Este pin es Activo bajo y debe quedar abierto si no se usa.
+  * **SPI_EN2**: Usualmente usado para controlar una EEPROM para almacenar datos, como información MIB, MAC address, datos de calibración o para uso general. Este pin es Activo bajo y debe quedar abierto si no se usa.
 ==== General Purpose IO (GPIO) ====
@@ Línea 207: / Línea 207: @@
 El firmware implemente las especificaciones TCP/IP, el 802.11 b/g/n/e/i completos, el protocolo WLAN MAC y WiFi especificación. Este soporta, no sólo las operaciones de los servicios básicos (BSS) bajo las funciones de control distribuidas (DCF), si no también las operaciones del **grupo P2P** compatibles con el último protocolo Wi-Fi P2P. Funciones de bajo nivel del protocolo son manejadas automáticamente por el ESP8266:
-* RTS/CTS.
+  * RTS/CTS.
-* Reconocimiento o Acknowledge.
+  * Reconocimiento o Acknowledge.
-* Fragmentación y Desfragmentación.
+  * Fragmentación y Desfragmentación.
-* Agregación.
+  * Agregación.
-* Trama de Encapsulamiento (802.11h/RFC-1042).
+  * Trama de Encapsulamiento (802.11h/RFC-1042).
-* Monitorea automático de Beacon y Scanning
+  * Monitorea automático de Beacon y Scanning
-* P2P Wi-Fi direct.
+  * P2P Wi-Fi direct.
 Scanning Pasivo o Activo, así como el procedimiento de busqueda P2P, automáticamente son iniciados por el comando adecuado. La administración de energía es manejada con la mínima interacción del host para minimizar el periodo de servicio activo.
 === Características ===
 El SDK incluye las siguientes bibliotecas de funciones:
-* Soporte para 802.11 b/g/n/d/e/i/k/r.
+  * Soporte para 802.11 b/g/n/d/e/i/k/r.
-* Soporte para Wi-Fi directo (P2P).
+  * Soporte para Wi-Fi directo (P2P).
-* Busqueda P2P, Modo dueño grupo P2P, Administración de Energía P2P.
+  * Busqueda P2P, Modo dueño grupo P2P, Administración de Energía P2P.
-* Soporta modo de Estación de Infraestructura BSS, Mode P2P, Mode softAP.
+  * Soporta modo de Estación de Infraestructura BSS, Mode P2P, Mode softAP.
-* Aceleradores de hardware para CCMP (CBC-MAC, counter mode), TKIP (MIC, RC4), WAPI (SMS4), WEP (RC4), CRC;
+  * Aceleradores de hardware para CCMP (CBC-MAC, counter mode), TKIP (MIC, RC4), WAPI (SMS4), WEP (RC4), CRC;
-* WPA/WPA2 PSK, y drivers WPS.
+  * WPA/WPA2 PSK, y drivers WPS.
-* Adicional características de seguridad 802.11i como preautenticación y TSN.
+  * Adicional características de seguridad 802.11i como preautenticación y TSN.
-* Interface abierta para varios esquemas de autenticación de capas sobre EAP como TLS, PEAP, LEAP, SIM, AKA o especificaciones especificas.
+  * Interface abierta para varios esquemas de autenticación de capas sobre EAP como TLS, PEAP, LEAP, SIM, AKA o especificaciones especificas.
-* Soporte para 802.11n (2.4GHz/5GHz).
+  * Soporte para 802.11n (2.4GHz/5GHz).
-* Soporta MINO 1x1 y 2x1, STBC, agregación A-MPDU y A-MSDU, 0,4uS de intervalo de seguridad.
+  * Soporta MINO 1x1 y 2x1, STBC, agregación A-MPDU y A-MSDU, 0,4uS de intervalo de seguridad.
-* U-APSD ahorro de energía WMM.
+  * U-APSD ahorro de energía WMM.
-* Administrador de multiples colas para utilización completa de priorización de tráfico definido por el estandar 802.11e.
+  * Administrador de multiples colas para utilización completa de priorización de tráfico definido por el estandar 802.11e.
-* Certificación y compatibilidad UMA.
+  * Certificación y compatibilidad UMA.
-* Encapsulamiento de tramas 802.11h/RFC-1042.
+  * Encapsulamiento de tramas 802.11h/RFC-1042.
-* DMA no secuenciales para la descarga óptima de la CPU en las operaciones de transferencia de datos en copia de ceros.
+  * DMA no secuenciales para la descarga óptima de la CPU en las operaciones de transferencia de datos en copia de ceros.
-* Selección de diversidad de antenas (administración del hardware por el software).
+  * Selección de diversidad de antenas (administración del hardware por el software).
-* Resuelve la combinación de Velocidad y Consumo con la compatibilidad 802.11 adaptador dinámico de energía para la condición actual de conexión para un mínimo de consumo de energía.
+  * Resuelve la combinación de Velocidad y Consumo con la compatibilidad 802.11 adaptador dinámico de energía para la condición actual de conexión para un mínimo de consumo de energía.
-* Algoritmo de reserva de frecuencia adaptativa ajusta la velocidad de transmisión óptima y la potencia base de transmisión sobre la SNR actual y la información de pérdida de paquetes.
+  * Algoritmo de reserva de frecuencia adaptativa ajusta la velocidad de transmisión óptima y la potencia base de transmisión sobre la SNR actual y la información de pérdida de paquetes.
-* Retransmisión y la Respuesta automática en MAC para evitar desechar paquetes en entornos lentos de host.
+  * Retransmisión y la Respuesta automática en MAC para evitar desechar paquetes en entornos lentos de host.
-* Soporte de roaming.
+  * Soporte de roaming.
-* Arbitraje de tráfico configurable de paquetes (PTA) con un diseño basado en un procesador esclavo dedicado que proporciona una exacta y flexible sincronización con la coexistencia de Bluetooth para una amplia variedad de componentes bluetooth.
+  * Arbitraje de tráfico configurable de paquetes (PTA) con un diseño basado en un procesador esclavo dedicado que proporciona una exacta y flexible sincronización con la coexistencia de Bluetooth para una amplia variedad de componentes bluetooth.
-* Soporta la coexistencia de una antena simple y doble de bluetooth con la capacidad de recepción simultánea Wi-Fi y Bluetooth.
+  * Soporta la coexistencia de una antena simple y doble de bluetooth con la capacidad de recepción simultánea Wi-Fi y Bluetooth.
 === Administrador de Energía ===
 El chip se puede poner en los siguientes estados:
-* **OFF** (Apagado): El pin CHIP\_PD es **low**. El RTC es deshabilitado. Todos los registros están borrados.
+  * **OFF** (Apagado): El pin CHIP\_PD es **low**. El RTC es deshabilitado. Todos los registros están borrados.
-* **DEEP_SLEEP** (Sueño Profundo): Sólo el **RTC** está encendido, el resto del chip está apagado. Recuperación de memoria del RTC puede mantener una básica información de conexión Wi-Fi.
+  * **DEEP_SLEEP** (Sueño Profundo): Sólo el **RTC** está encendido, el resto del chip está apagado. Recuperación de memoria del RTC puede mantener una básica información de conexión Wi-Fi.
-* **SLEEP** (Dormido): Sólo el RTC está en funcionamiento. El oscilador de cristal es deshabilitado. Cualquier evento de activación (MAC, Host, timer del RTC, interrupciones externas), ponen al chip en estado **Despierto**.
+  * **SLEEP** (Dormido): Sólo el RTC está en funcionamiento. El oscilador de cristal es deshabilitado. Cualquier evento de activación (MAC, Host, timer del RTC, interrupciones externas), ponen al chip en estado **Despierto**.
-* **WAKEUP** (Despierto): En este estado, el sistema pasa de los estados de reposo al estado PWR. El oscilador de cristal y PLL son habilitados.
+  * **WAKEUP** (Despierto): En este estado, el sistema pasa de los estados de reposo al estado PWR. El oscilador de cristal y PLL son habilitados.
-* **ON** (Encendido): El clock de alta velocidad está en funcionamiento y enviado a cada bloque habilitado por el Clock Control Register (CCR). Se implementa con el nivel bajo del clock a nivel de bloques, incluyendo la CPU que puede ser apagada con la instrucción **WAITI**, mientras el resto del sistema está encendido.
+  * **ON** (Encendido): El clock de alta velocidad está en funcionamiento y enviado a cada bloque habilitado por el Clock Control Register (CCR). Se implementa con el nivel bajo del clock a nivel de bloques, incluyendo la CPU que puede ser apagada con la instrucción **WAITI**, mientras el resto del sistema está encendido.
 === Administración del Clock ===
@@ Línea 264: / Línea 268: @@
 | Frequency tolerance | FXO | -15 | 15 | ppm |
 | Frequency vs Temperature (-25ºC ~ 75ºC) | FXO, Temp | -15 | 15 | ppm |
 === Requerimientos de Referencia Externa ===
@@ Línea 274: / Línea 279: @@
 | Phase noise @10KHz offset, 40MHz clock |  |  | -130 | dBc/Hz |
 | Phase noise @100KHz offset, 40MHz clock |  |  | -138 | dBc/Hz |
 === Radio (RF) ===
 La radio del ESP8266 consiste en los siguientes bloques principales:
-* Receptor de 2.4GHz
+  * Receptor de 2.4GHz
-* Transmisor de 2.4GHz
+  * Transmisor de 2.4GHz
-* Oscilador de Cristal y generador de reloj de alta velocidad.
+  * Oscilador de Cristal y generador de reloj de alta velocidad.
-* Reloj de Tiempo Real.
+  * Reloj de Tiempo Real.
-* Administrador de Energía.
+  * Administrador de Energía.
-* Bias y reguladores.
+  * Bias y reguladores.
 == Canales de Frecuencia ==
@@ Línea 296: / Línea 303: @@
 | 6 | 2437 | 13 | 2472 |
 | 7 | 2442 | 14 | 2484 |
 === Receptor de 2.4GHz ===
 El receptor de 2.4GHz convierte la señal de RF a señales de banda base en cuadratura y los convierte a digital con dos conversores ADC de alta velocidad y alte resolución. Para adaptarse a la variedad de señales, condiciones de canal, filtros de RF, Control de Ganacia automática, circuitos de cancelación de offset y filtros de bandabase son integrados dentro del ESP8266EX.
 === Transmisor de 2.4GHz ===
@@ Línea 305: / Línea 314: @@
 Adicionalmente se integran calibraciones para cancelar cualquier imperfección de RF, tal como:
-* Perdida de portadora
+  * Perdida de portadora
-* Comparación de fase I/Q
+  * Comparación de fase I/Q
-* Desalineamiento de frecuencia base
+  * Desalineamiento de frecuencia base
 Esto reduce la cantidad de tiempo necesario y el equipo de ensayo requerida para las pruebas de producción.
 === Generador de Clock ===
@@ Línea 316: / Línea 326: @@
 Todos los componentes del generador del reloj son integrados en el chip, incluyendo:
-* Inductor.
+  * Inductor.
-* Varactor.
+  * Varactor.
-* Filtro loop.
+  * Filtro loop.
 El generador de reloj incluye una calibración y circuitos de auto chequeo. Las cuadraturas de fases y el ruido de fase son optimizados en el chip con algoritmos de calibración patentados para asegurar el mejor rendimiento de transmisión y recepción.
 === Velocidades del Protocolo 802.11 ===

Diferencias

Índice